(转载)今年只要关心 AI 光互连，「DSP」这三个字母大概躲不开。阿里云宣布规模部署 400G LPO 光模块，说功耗降了一半，靠的是「去掉 DSP」；SpaceX 收购光模块公司、落地量产选了 224G LPO，讨论里绕不开「要不要 DSP」；Marvell、Broadcom 的财报被反复念，念的也是这颗 DSP 的订单。还有一句「省掉 DSP 就能省一半功耗」，到处在传。

         可奇怪的是，被省掉的这颗芯片，它本身在光模块里到底干什么活，很少有人从头讲一遍。大家默认它「很重要、很贵、该省」，却说不清它处理了什么、为什么非它不可、把它拿掉之后那些活去哪了。

         先搞清楚 DSP（数字信号处理芯片）干什么，才谈得上「砍它」意味着什么、砍掉的活谁来接。这颗芯片是光模块里最贵、最耗电的之一，却最不被普通读者看见。

图注：一只 1.6T OSFP 光模块，上方放大的是模块里那颗电芯片，Broadcom 3nm 光 DSP（示意）。本文要讲的，就是这颗芯片在模块里干什么、为什么砍它。图源：NADDOD 产品资料。

先看懂：DSP 在光模块里到底在做什么

先把信号走的路摆出来。一只光模块，接收方向是这样一条链：光信号进来，先打到 PD（光电探测器）上变成微弱电流，经过 TIA（跨阻放大器）放大成电压，再进 DSP，DSP 处理完把干净的电信号送回主机的交换芯片。发送方向反过来：主机的电信号先进 DSP，DSP 处理后交给 driver（驱动器）去推 EML 或者 MZM 调制器，把电信号变成光发出去。这一串名词不用全记，先抓住一件事。信号在这里从光变回电、再从电变回光，DSP 就站在光电转换的交界上。

DSP 站在这条链的中间，干的就是把被高速链路糟蹋过的信号重新变回能读的比特。为什么会被糟蹋？因为速率越高，电信号在 PCB 走线、连接器、光电器件有限的带宽里越容易糊成一团，PAM4（四电平脉冲幅度调制，一个符号带 2 个比特）又比传统的开关键控更娇气。DSP 就是那个把糊掉的信号一步步救回来的角色。拆开看，主要是这么几件活：

时钟对齐（CDR，时钟数据恢复）：信号进来先要对准节拍，要从波形里恢复出采样时钟的频率和相位，知道「每个符号落在哪、该在什么时刻去读它」。这一步没做好，后面全乱。

均衡（EQ）：这是 DSP 最吃算力的一档。信号在信道里被展宽、被前后符号互相干扰（ISI，码间串扰），均衡就是把这团糊账拆开。常见做法是 FFE（前馈均衡器）用多抽头的线性滤波去补前后游标的失真，DFE（判决反馈均衡器）用已经判决出来的历史符号去抵消拖在后面的 ISI。这套过程是自适应的，信道什么样，系数就自动跟着调。

PAM4 映射/解映射与判决：把均衡后清晰的多电平波形，按门限重新判成 0、1、2、3 四个电平，再还原成比特流。

前向纠错（FEC）：给数据加一层可纠错的冗余校验，接收端发现错了能自己纠回来。它的分量不小。PAM4 在这么高速率下，纠错前的误码率本来在万分之几的量级，靠 FEC 才把它纠到以太网要求的 10⁻¹³ 量级甚至更低，链路才敢这么跑。

速率适配（gearbox）：把主机侧的通道数和速率，匹配到光通道的排布上，比如把主机侧 16 个 100G 的电通道，重新组织成 8 个 200G 的光通道。

这还只是「算法」层面。真实的 DSP 芯片里还集成了高速的模拟前端和 SerDes、链路训练与自适应控制、以及把误码、光功率、温度这些状态往外报的遥测告警能力。换句话说，DSP 不只是在算，它还在盯着这条链路的健康、随时微调、出问题能报警。

砍掉 DSP，从来不是「少装一颗芯片」那么简单。

相干光模块用的 DSP 更重。除了上面这些，它还要额外做色散补偿、偏振解复用、载波相位恢复、频偏校正，配的还是更强的 FEC。这也是为什么相干 DSP 芯片更大、更贵。这一点，我们在讲国产缺口时还会回来。

它凭什么吞掉近一半功耗、两成成本

把这几件活叠起来，在 200G/lane 这一档要实时跑完，DSP 就得用上最先进、也最贵的制程。1.6T 这一代的 IMDD DSP 主流是 3nm，相干 DSP 更是提前迈进了 2nm。芯片一贵，账就出来了。

据产业链估算的典型口径，一颗 1.6T DSP 单芯片功耗大约在 10-15W，而整只全 DSP 的 1.6T 模块也就 25-30W。一颗 DSP 就吃掉了接近一半，是模块里单一最耗电的组件之一。成本上，过去半年产业链分析普遍把 DSP 的 BOM 占比放在两三成。

功耗一半、成本两三成、还站在最贵的节点上，这三笔账加在一起，就是全行业都盯着这颗 DSP 想省下来的原因。相比之下，光器件那一侧再怎么优化，省下的功耗也很难有把这颗 DSP 动一动来得直接。

至于这颗芯片由谁来供，高端 merchant（对外供货）市场里 Marvell 和 Broadcom 是领跑的第一梯队，其余几家在追赶。

问题也就很自然了：既然这么贵、这么耗电，能不能干脆把它砍了？答案是能，但没那么简单。它干的那些活不会凭空消失。

砍 DSP 不是开关，是一条连续谱

大多数人把「要不要 DSP」想成一个开关：要么全 DSP，要么全砍。但真实的产业形态是一条连续谱，中间有明确的档位。

一头是全 DSP（业内叫 FRO，full-retimed），收发两端都由 DSP 完整处理，功耗最高，但把均衡、重定时、诊断、互操作这些活都收在模块内部，对系统最省心。另一头是LPO（线性直驱，模块里根本没有 DSP），靠主机的交换 ASIC 和 SerDes 直接驱动线性光模块。中间还夹着一档LRO（半重定时），模块发送端保留 DSP、接收端做成线性，砍一半留一半。

LPO 能省多少是实打实的。阿里云是全球第一家规模部署 LPO 的云厂商，用的是 100G/lane 的 400G DR4，公开口径是模块功耗降了 50% 以上，单只模块省下约 5W，同时时延从 DSP 方案的每跳 8-10 纳秒压到 3 纳秒以内。更极端的案例是 Adtran 的 800G LiteWave800，做到 0.8W、1 皮焦/比特。不过这是把低功耗做到尽头的特例，不是 LPO 的通用水位。

图注：Adtran 800G DR8 LPO 模块 LiteWave800，功耗低至 0.8W。去掉 DSP 之后，模块里只剩线性模拟前端，均衡等活交回主机侧。图源：Adtran 官网。

关键在于，省下来的不是凭空省的。DSP 拿掉之后，它原来干的那些活并没有消失，责任上移到了主机的 SerDes、交换 ASIC，以及运维系统头上。这件事，用一张账本看最清楚。看这张表只要盯住一件事。同一行里，这件活的归属往右（往 LPO）移的时候，多出来的代价落在了谁头上。

这件活	全 DSP（FRO）	LRO（半重定时）	LPO（线性直驱）	责任上移的后果
均衡与信号整形	模块 DSP 全包	发端模块做、收端交主机	主要由主机 SerDes/ASIC（模块仅余线性微调）	主机侧 SerDes 设计复杂度上升、通道余量吃紧
时钟重定时	模块 DSP 本地重建	模块 TX 有、模块 RX 无	交给主机 SerDes	链路对时序抖动更敏感
FEC 与误码纠正	模块可参与	部分上移	终点落到主机 PCS/ASIC	纠错余量是否够，成了系统级问题
诊断/误码监测	模块自报	混合	主机 ASIC 产生指标、模块经 CMIS 报有限遥测	出问题更难定位、模块可观测性下降
容错/链路裕量	模块吸收	折中	裕量收紧、由系统共担	链路预算更紧，容错空间变小
运维/互操作定义	模块厂封装好	部分开放	买方要和供应商共同定义	模块不再是即插即用的黑盒

看这张表，投资含义其实已经浮出来了：哪一列的责任在往主机侧扩张，哪个环节的利润和风险就在重新分配。省下的每一瓦功耗、每一美元成本，都悄悄转成了主机侧的设计难度、系统的容错压力和互操作调试的工作量。这笔账，模块厂不再替下游全包了。这也正好呼应我们此前写 SpaceX 那只 224G LPO 模块时的判断：LPO 让模块不再是黑盒，买方必须和供应商一起把链路定义清楚。

也正因如此，LRO 这一档才有存在的意义。它是全 DSP 这一路线面对 LPO 压力时的折中。发送端保留 DSP，顾住互操作和信号完整性这两件最难放手的事；接收端做成线性，把省一半里的那一半功耗先拿到手。

这条谱其实还能继续往下延。LPO 再往前是 NPO 和 CPO，那已经不只是砍不砍 DSP，而是把光引擎连同信号处理一起往交换芯片跟前挪。CPO 是把光引擎搬进交换芯片的同一个封装里，NPO 则是放到紧挨 ASIC 的位置、还没进同一封装。

两者都把电和光的边界整个往前推，省得更狠，对系统的重构也更彻底。看懂 FRO→LRO→LPO 这三档的责任怎么移，就足以看懂后面那些更靠前的形态，移动的是同一样东西。

当前，LPO 的红利眼下集中在短距（数据中心集群内、500 米以内），800G 已经规模量产；但到了 1.6T，长距互操作还没成熟，LPO MSA 的 1.6T LR 规范、IEEE 802.3dj 标准都还在推进。LPO 这条谱最终能往左走多远，取决于链路预算、可靠性和可测试性这几关能不能过。

为什么这颗电芯片，国产缺口比光器件更大

前面讲的是 DSP 的责任往哪里迁移；这一节换个角度，看那些仍然离不开 DSP 的档位（长距、相干、全 DSP 方案），这颗芯片能不能国产供上。答案很直接，比光器件难得多。

国产光器件这几年的进展是看得见的。EML、DFB 激光器、硅光，这条链上的国产替代都在往前挪。但 DSP 这颗电芯片的国产化节奏，和光器件完全不是一回事。

原因在于它卡的不是单一材料，而是好几道叠在一起的门槛：要最先进的制程节点、要第三方授权的高速 SerDes IP、要成熟的 FEC IP、要过 hyperscaler 长达半年到一年的客户认证、还要面对 DSP 和光器件深度绑定的封闭生态。光器件可以靠材料和工艺一点点攻，DSP 缺了其中任何一环都难以独立量产。

按行业调研的分档口径，这个缺口会随速率拉大：低端的 25G/50G PAM4 DSP，国产化率大约到了四成、已经批量商用；到 400G 这一档，国产化率降到一成左右、还在小批量导入；而 800G/1.6T 的高速档，国产化率不足 5%，几乎是零量产。速率越高，缺口越大。

落到具体玩家上，橙科微电子是国内规模化 PAM4 DSP 供应商里走得比较前的一家，50G 已经量产出货，据公开报道 100G 产品刚完成 full mask（流片），离规模量产还有距离，400G/800G 还在研发。华为海思有一条完整的相干 DSP 链路，但配的是自家系统、封闭自用、不对外售。公开可查的、能对外供货的国产相干 DSP，目前基本还是空白。

落到产业和估值：谁受益、跟踪什么、什么条件会失效

把上面几件事串起来，对关心产业和估值的读者，可以顺着「技术在变→产业位置怎么挪→估值变量是什么」这条线来看。这里分三层：先看模块厂，再看 DSP 供应商，最后看国产替代这个变量。

谁受益。LPO 渗透率往上走，最直接的受益方是能靠「去 DSP」拿订单的模块厂。据新易盛自己披露的口径，它的 800G LPO 模块独家供应 Meta、全球市占率约 75%，是这条路线里最直接的一家；再往上，主机侧的 SerDes 和交换 ASIC 能力方也跟着受益，因为责任上移之后，它们承接了更多价值量。

注意，对 DSP 供应商（Marvell、Broadcom 这些）来说，LPO 不等于丢单，而是客户结构分化。长距、相干、多厂互操作这几档仍然离不开 DSP，CPO 里 DSP 或等效的 PHY 也还在。真正的反面风险是，如果 hyperscaler 在短距场景大规模转向 LPO、NPO、CPO，模块侧 merchant DSP 的市场空间确实会被压缩。这是场景分化，不是被整体替代，但对看重 DSP 这条逻辑的人，是值得盯住的那条线。

还有一层容易被忽略的，是模块厂自己的位置。LPO 让模块变薄、变「哑」，DSP 这块集成价值没了，模块厂会不会从「卖整套方案」退回到「卖组装」？未必。模块的附加值会从 DSP 集成，往测试、光耦合、生产一致性、以及全链路整合能力上转移。有整合能力的厂商反而能把利润留住，只做组装的会被挤。

但这条路也有代价。DSP 那块价值没了，模块平均售价承压，而验证、售后和互操作调试的成本反而上去了，利润不会线性地跟着渗透率走。而国产 merchant DSP 一旦真突破，下游那些还在用全 DSP 方案的模块厂，电芯片对外依赖度就会松动，相关的国产替代逻辑会被重新定价。

跟踪什么。这件事有一串具体、可观测的信号，值得放进跟踪清单：

●橙科微 100G 往 400G 的量产进度，以及有没有进入头部模块厂的验证名单；9 月 CIOE 上的展品规格是个直接窗口。

●LPO MSA 的 1.6T LR 规范会不会发布、LRO 的实际部署比例、以及 IEEE 802.3dj 定稿和级联 FEC 的进展。这些决定连续谱往左走的速度。

●中际旭创半年报里，第一大供应商集中度和预付款项的变化，看电芯片这条上游是松了还是更紧了。

●华为海思的 oDSP 有没有外溢到第三方模块厂或运营商网络的信号。

●国产 224G SerDes IP 有没有团队完成首次流片。这是国产高速 DSP 绕不过的一道硬门槛。

上面的这套判断有明确的失效边界。如果 LPO 在 1.6T 长距上的互操作、可靠性、可测试性始终过不了关，那么「砍 DSP」就会停在短距这一格，DSP 保住长距和互操作这两块最难替代的场景；反过来，如果 LPO MSA 发布了 1.6T LR 规范、而且真有客户验证通过，那这条连续谱就会进一步往左移，责任上移的故事会加速。

说到底，这篇想留给我们的是两把尺。一把是「连续谱加上那张责任迁移账本」。再看到一个新的光模块形态，先问它落在谱的哪一格、砍掉的活到底谁接住了，比「有没有 DSP」这种二选一的问法好用得多。另一把是「国产 merchant DSP 突破」的可观测信号清单。与其等一个笼统的「国产替代」结论，不如盯着上面那几个具体动作，谁先亮，谁的位置就先变。